在Intel最新發(fā)布的博客文章及YouTube視頻中展示了其最新的高速Long Reach(LR)收發(fā)測試芯片的優(yōu)異性能，該芯片工作在116 Gbps速率并使用PAM4調制，收發(fā)芯片采用Intel 10nm工藝技術，符合CEI – 112G- LR- PAM4規(guī)范的最高數據速率。

該芯片在 116 Gbps速率的優(yōu)異性能展示了Intel目前高速收發(fā)芯片設計能夠為現(xiàn)有的100/200/400千兆以太網 (GbE)標準增加更多裕量，并且它能夠支持新興的協(xié)議和前向糾錯(FEC)標準。

在Intel的博客文章中介紹了此芯片更多詳情，

(博客詳情地址：https://blogs.intel.com/psg/new-video-demonstrates-116-gbps-pam4-transceiver-test-chip-for-intel-agilex-i-series-fpgas/)

此核心技術可用于英特爾的FPGA，或者下一代以太網芯片技術。該芯片測試視頻是在Intel實驗室中通過使用是德科技高帶寬采樣示波器N1000A + N1060A實現(xiàn)的，該視頻還演示了收發(fā)芯片的發(fā)射機通過片上互連和外部布線向同一芯片上的接收機發(fā)送116 Gbps PRBS 31的碼型數據時的優(yōu)異信號質量，在芯片上從BGA球到BGA球的總插入損耗大于35 dB。

在這個測試中，收發(fā)芯片的性能比CEI-112G-LR-PAM4規(guī)范要求的原始誤碼率(BER)高出近3個數量級，甚至在116 Gbps速率時也能保持此優(yōu)異性能，以下屏幕截圖顯示了是德科技N1000A及N1060A采樣示波器測量的在116 Gbps下工作的收發(fā)芯片發(fā)射機的去嵌入PAM4眼圖。

英特爾Agilex? I-系列FPGA將采用該核心芯片的高速、長距、以及基于數字ADC和DAC的收發(fā)信機架構以及經過加固的100/200/400 GbE協(xié)議棧。此FPGA系列是針對云、企業(yè)和邊緣應用中的高速、帶寬密集型網絡而優(yōu)化的。